傳統(tǒng)型
傳統(tǒng)計(jì)算機(jī)系統(tǒng)其內(nèi)存控制器位于主板芯片組北橋芯片內(nèi)部，CPU要與內(nèi)存進(jìn)行數(shù)據(jù)交換，需要經(jīng)過(guò)“CPU－－北橋－－內(nèi)存－－北橋－－CPU”5個(gè)步驟，在該模式下數(shù)據(jù)經(jīng)由多***傳輸，數(shù)據(jù)延遲顯然比較大從而影響計(jì)算機(jī)系統(tǒng)整體性能；
整合型
集成內(nèi)存控制器，就是在CPU的基板上內(nèi)置***個(gè)內(nèi)存控制器，先說(shuō)說(shuō)沒(méi)有內(nèi)存控制器時(shí)系統(tǒng)是如何工作的。26個(gè)數(shù)據(jù)A~Z，要傳送到CPU，這時(shí)候CPU就向北橋發(fā)出指令（因?yàn)?/span>內(nèi)存控制器是集成在北橋上，說(shuō)所以要經(jīng)過(guò)北橋），內(nèi)存通過(guò)內(nèi)存控制器接受到了指令，這個(gè)指令就是把內(nèi)存上b單元的A~Z數(shù)據(jù)傳送到CPU，內(nèi)存這個(gè)時(shí)候開(kāi)始取數(shù)據(jù)，也就是平常所說(shuō)的尋址。當(dāng)內(nèi)存找到了這個(gè)數(shù)據(jù)，而這26個(gè)數(shù)據(jù)每個(gè)數(shù)據(jù)為500MB，所有數(shù)據(jù)總和
就約為12GB，假設(shè)內(nèi)存為雙通道R2 800，數(shù)據(jù)傳輸率就為800MHZ乘以128BIT除以8比特每字節(jié)=12GB每秒，通過(guò)分析，認(rèn)為只需***秒就能傳送到CPU，此時(shí)的數(shù)據(jù)在***秒的時(shí)間內(nèi)只傳送到了北橋，內(nèi)存控制器在北橋，在北橋的數(shù)據(jù)如何傳送到CPU呢，這就要通過(guò)FSB前端總線(xiàn)了，假設(shè)FSB的頻率為800MHZ，那么數(shù)據(jù)傳輸率就為800MHZ乘以64BIT除以8比特每秒=6.4GB每秒，從北橋到CPU要2秒，所以數(shù)據(jù)傳送到CPU的總時(shí)間為3秒，接下來(lái)再來(lái)看看CPU集成內(nèi)存控制器的時(shí)候系統(tǒng)是如何工作的；數(shù)據(jù)從內(nèi)存?zhèn)鬏數(shù)娇刂破骱?，同樣?/span>1秒，所不同的是這個(gè)時(shí)候不用再通過(guò)慢吞吞的前端總線(xiàn)了，CPU直接從內(nèi)存控制器讀取數(shù)據(jù)就行了，因?yàn)閮?nèi)存控制器在CPU的門(mén)口羅，打個(gè)比方，***件東西在你門(mén)口的時(shí)候，大***就可以直接拿了，就是這個(gè)原理，算了***下，集成內(nèi)存控制器的CPU讀取12GB的數(shù)據(jù)是才用了1秒的時(shí)間，所以大大節(jié)省了運(yùn)算時(shí)間，也充分發(fā)揮了CPU的性能。
*后總結(jié)***下：CPU沒(méi)有內(nèi)存控制器時(shí)：數(shù)據(jù)以?xún)?nèi)存控制器－－-北橋－－－－CPU的方式傳輸有內(nèi)存控制器時(shí)：數(shù)據(jù)以?xún)?nèi)存控制器－－－－－－CPU的方式傳輸，***步到位。[1]
2工作原理編輯
CPU內(nèi)部整合內(nèi)存控制器的優(yōu)點(diǎn)，就是可以有效控制內(nèi)存控制器工作在與CPU核心同樣的頻率上，而且由于內(nèi)存與CPU之間的數(shù)據(jù)交換無(wú)需經(jīng)過(guò)北橋，可以有效降低傳輸延遲。打個(gè)比方，這就如同將貨物倉(cāng)庫(kù)直接搬到了加工車(chē)間旁邊，大大減少原材料和制成品在貨物倉(cāng)庫(kù)與加工車(chē)間之間往返運(yùn)輸所需要的時(shí)間，極大地提高了生產(chǎn)效率。這樣***來(lái)系統(tǒng)的整體性能也得到了提升。[2]
內(nèi)存頻率
和CPU***樣，內(nèi)存也有自己的工作頻率，頻率以MHz為單位內(nèi)存主頻越高在***定程度上代表著內(nèi)存所能達(dá)到的速度越快。內(nèi)存主頻決定著該內(nèi)存能在什么樣的頻率正常工作。*為主流的內(nèi)存頻率為DDR2-800和DDR3-1333，作為DDR2的替代者，DDR3內(nèi)存的頻率已經(jīng)在向3000MHz進(jìn)發(fā)。
內(nèi)存容量
內(nèi)存的容量不但是影響內(nèi)存價(jià)格的因素，同時(shí)也是影響到整機(jī)系統(tǒng)性能的因素。過(guò)去Windows XP平臺(tái)，512M的內(nèi)存還是主流，1GB已經(jīng)是大容量；64位系統(tǒng)開(kāi)始普及，Windows Vista、Windows 7越來(lái)越多人使用，沒(méi)有2GB左右的內(nèi)存都不***定能保證操作的流暢度。單根內(nèi)存的容量主要有1GB、2GB、4GB，已經(jīng)達(dá)到單根8GB。
工作電壓
內(nèi)存正常工作所需要的電壓值，不同類(lèi)型的內(nèi)存電壓也不同，但各自均有自己的規(guī)格，超出其規(guī)格，容易造成內(nèi)存損壞。DDR2內(nèi)存的工作電壓***般在1.8V左右，而DDR3內(nèi)存則在1.6V左右。有的高頻內(nèi)存需要工作在高于標(biāo)準(zhǔn)的電壓值下，具體到每種品牌、每種型號(hào)的內(nèi)存，則要看廠***了。只要在允許的范圍內(nèi)浮動(dòng)，略微提高內(nèi)存電壓，有利于內(nèi)存超頻，但是同時(shí)發(fā)熱量大大增加，因此有損壞硬件的風(fēng)險(xiǎn)。
時(shí)序參數(shù)
tCL : CAS Latency Control（tCL）
***般我們?cè)诓殚唭?nèi)存的時(shí)序參數(shù)時(shí)，如“8-8-8-24”這***類(lèi)的數(shù)字序列，上述數(shù)字序列分別對(duì)應(yīng)的參數(shù)是“CL-tRCD-tRP-tRAS”。這個(gè)個(gè)“8”就是第1個(gè)參數(shù)，即CL參數(shù)。
CAS Latency Control（也被描述為tCL、CL、CAS Latency Time、CAS Timing Delay），CAS latency是“內(nèi)存讀寫(xiě)操作前列地址控制器的潛伏時(shí)間”。CAS控制從接受***個(gè)指令到執(zhí)行指令之間的時(shí)間。因?yàn)?/span>CAS主要控制十六進(jìn)制的地址，或者說(shuō)是內(nèi)存矩陣中的列地址，所以它是*為重要的參數(shù)，在穩(wěn)定的前提下應(yīng)該盡可能設(shè)低。
內(nèi)存是根據(jù)行和列尋址的，當(dāng)請(qǐng)求觸發(fā)后，*初是tRAS（Activeto Precharge Delay），預(yù)充電后，內(nèi)存才真正開(kāi)始初始化RAS。***旦tRAS激活后，RAS（Row Address Strobe ）開(kāi)始進(jìn)行需要數(shù)據(jù)的尋址。***先是行地址，然后初始化tRCD，周期結(jié)束，接著通過(guò)CAS訪問(wèn)所需數(shù)據(jù)的精確十六進(jìn)制地址。期間從CAS開(kāi)始到CAS結(jié)束就是CAS延遲。所以CAS是找到數(shù)據(jù)的*后***個(gè)步驟，也是內(nèi)存參數(shù)中*重要的。
這個(gè)參數(shù)控制內(nèi)存接收到***條數(shù)據(jù)讀取指令后要等待多少個(gè)時(shí)鐘周期才實(shí)際執(zhí)行該指令。同時(shí)該參數(shù)也決定了在***次內(nèi)存突發(fā)傳送過(guò)程中完成部分傳送所需要的時(shí)鐘周期數(shù)。這個(gè)參數(shù)越小，則內(nèi)存的速度越快。必須注意部分內(nèi)存不能運(yùn)行在較低的延遲，可能會(huì)丟失數(shù)據(jù)。而且提高延遲能使內(nèi)存運(yùn)行在更高的頻率，所以需要對(duì)內(nèi)存超頻時(shí)，應(yīng)該試著提高CAS延遲。
該參數(shù)對(duì)內(nèi)存性能的影響，在保證系統(tǒng)穩(wěn)定性的前提下，CAS值越低，則會(huì)導(dǎo)致更快的內(nèi)存讀寫(xiě)操作。
tRCD : RAS to CAS Delay
該值就是“8-8-8-24”內(nèi)存時(shí)序參數(shù)中的第2個(gè)參數(shù)，即第2個(gè)“8”。RAS to CAS Delay（也被描述為：tRCD、RAS to CAS Delay、Active to CMD），表示"行尋址到列尋址延遲時(shí)間"，數(shù)值越小，性能越好。對(duì)內(nèi)存進(jìn)行讀、寫(xiě)或刷新操作時(shí)，需要在這兩種脈沖信號(hào)之間插入延遲時(shí)鐘周期。在JEDEC規(guī)范中，它是排在第二的參數(shù)，降低此延時(shí)，可以提高系統(tǒng)性能。如果你的內(nèi)存的超頻性能不佳，則可將此值設(shè)為內(nèi)存的默認(rèn)值或嘗試提高tRCD值。
tRP : Row Precharge Timing（tRP）
該值就是“8-8-8-24”內(nèi)存時(shí)序參數(shù)中的第3個(gè)參數(shù)，即第3個(gè)“8”。Row Precharge Timing （也被描述為：tRP、RAS Precharge、Precharge to active），表示"內(nèi)存行地址控制器預(yù)充電時(shí)間"，預(yù)充電參數(shù)越小則內(nèi)存讀寫(xiě)速度就越快。tRP用來(lái)設(shè)定在另***行能被激活之前，RAS需要的充電時(shí)間。
tRAS : Min RAS Active Timing
該值就是該值就是“8-8-8-24”內(nèi)存時(shí)序參數(shù)中的*后***個(gè)參數(shù)，即“24”。Min RAS Active Time （也被描述為：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time），表示“內(nèi)存行有效至預(yù)充電的*短周期”，調(diào)整這個(gè)參數(shù)需要結(jié)合具體情況而定，***般我們?cè)O(shè)在24~30之間。這個(gè)參數(shù)要根據(jù)實(shí)際情況而定，并不是說(shuō)越大或越小就越好。
如果tRAS的周期太長(zhǎng)，系統(tǒng)會(huì)因?yàn)闊o(wú)謂的等待而降低性能。降低tRAS周期，則會(huì)導(dǎo)致已被激活的行地址會(huì)更早的進(jìn)入非激活狀態(tài)。如果tRAS的周期太短，則可能因缺乏足夠的時(shí)間而無(wú)法完成數(shù)據(jù)的突發(fā)傳輸，這樣會(huì)引發(fā)丟失數(shù)據(jù)或損壞數(shù)據(jù)。該值***般設(shè)定為CAS latency + tRCD + 2個(gè)時(shí)鐘周期。
對(duì)于大多數(shù)人來(lái)說(shuō)，內(nèi)存這個(gè)小硬件選好容量和頻率，然后插上主板用上就行了，對(duì)它的很多小參數(shù)完全不在意。所以，行業(yè)廠商也會(huì)提供比較傻瓜式的讀取內(nèi)存SPD芯片的參數(shù)信息，自動(dòng)設(shè)置各項(xiàng)小參，簡(jiǎn)單好用；更有簡(jiǎn)單的超頻設(shè)置——XMP技術(shù)，讓普通用戶(hù)也能簡(jiǎn)單地享受超頻增值的樂(lè)趣。當(dāng)然，真正的玩***在超頻時(shí)為了達(dá)到*理想的效果，還是更傾向于手動(dòng)設(shè)置各項(xiàng)小參。希望通過(guò)這篇文章，大***能對(duì)內(nèi)存的各項(xiàng)參數(shù)有更深的理解，并在使用上有***定的幫助。[3]
滬公網(wǎng)安備31011502016460號(hào)
